12-10-2023, 05:13 PM
(Сообщение последний раз редактировалось: 12-10-2023, 05:17 PM ActiveStalker.)
(12-10-2023, 01:35 PM)Altor Audio Написал: В смысле? Без флешки оно работать будет только с подключенным XTag-ом под дебаггером, и пока питание не выключишь :)Спасибо я этого не знал
Проц же из ОЗУ работает,туда прошивке надо как-то попадать.
В XMOS прошивка храниться во внешней флешке (обычно 8-ногая QSPI), при включении она загружается в ОЗУ проца внутренним бутлоадером проца..
Просто XUF=XU+Flash, это гибридка - кристалл флешки засунули внутрь корпуса,рядом с кристаллом проца XU.
Чисто экономия места на плате, и больше ничего.
(12-10-2023, 01:35 PM)Altor Audio Написал: Не понимаю о чем ты.
XMOS - у нужен один осциллятор для тактирования проца (PLL у него внутри свой), и клок для I2S.
Я ставлю чаще всего 512Fs, если достаточно максимум РСМ384/DSD256, и 1024Fs если надо PCM758/DSD512 (нафиг ого кому надо - понять сложно, но иногда просят).
О том, что у меня до сих пор не складывается вся картина, по этому могу задавать глупые вопросы. Я имел в виду не тактующий процессор осцилятор, а про те два, которые кратны сеткам 44.1 и 48 и подключены к MCLK ЦАП и параллельно на входной порт аудиоядра процессора (PORT_MCLK_IN). Насколько я понял моя задача сделать переключающий в зависимости от ЧД порт, через аргумент пользовательской функции audioHwConfig(unsigned samFreq, ....). Далее нарисовать схему для переключателя генераторов в зависимости от значения этого порта. Но я везде читаю, например в описаниях EV.Boards и даташитах ЦАПов, что ОНИ рекомендуют использовать PLL генераторы
Цитата:A Cirrus Logic CS2100-CP PLL device. The CS2100 features both a clock generator and clock multiplier/jitter reduced clock frequency synthesizer (clean up) and can generate a low jitter audio clock based on a synchronisation signal provided by the xCOREВот я и спросил чем сейчас актуально тактовать мастерклок, и с какой частотой лучше брать пару 32/36 мГц или 22/24мГц (768fs или 512Fs)?
A Skyworks Si5351B PLL device. The Si5351 is an I2C configurable clock generator that is suited for replacing crystals, crystal oscillators, VCXOs, phase-locked loops (PLLs), and fanout buffers.
SPDIF входа не будет, тут и так хватает сложностей как для первой попытки.