06-19-2014, 10:45 PM
Имеется ввиду "Emitter−Base Breakdown Voltage" ? Например отсюда http://www.onsemi.com/pub_link/Collateral/2N5550-D.PDF
Но тогда почему оно положительное для n-p-n транзистора?
А если нет, то я особо не встречал чтоб это нормировалось.
Но ясно что оно скорее всего не превышает нескольких вольт.
Т.е. любая закоротка выхода, когда вход дифкаскада драйвится например ОУ а ОС разрывается, может приводить к пробою.
Но тогда почему оно положительное для n-p-n транзистора?
А если нет, то я особо не встречал чтоб это нормировалось.
Но ясно что оно скорее всего не превышает нескольких вольт.
Т.е. любая закоротка выхода, когда вход дифкаскада драйвится например ОУ а ОС разрывается, может приводить к пробою.
Nobody Is Perfect